对于基于锁存器的设计，静态时序分析会应用一个称为时间借用的概念。本篇博文解释了时间借用的概念，若您的设计中包含锁存器且时序报告中存在时间借用，即可适用此概念。 随后，本文进一步解释静态时序分析 (STA) 工具如何应用这个概念。 假设时钟周期为 10 且占空比为 50%： 另假设存在如下简单电路： 为便于理解，假设每个触发器的建立时间和保持时间均为“0”。同时，假设时钟偏差和时钟延迟均为“0”。 在 0 时从 F1 发送的数据会在 10 时被 F2 采样。因此，如果数据在 10 之后到达 F2，则 F2 将无法捕获正确的数据。同样，从 F2 发送的数据有 10